复杂数字电路与系统的Verilog HDL设计技术
作者： 夏宇闻
北京航空航天大学
出版日期：1999 年10月
本书讲述的是90年代才开始在美国和其他先进的工业国家逐步推广的利用硬件描述语言(Verilog HDL)设计复杂数字逻辑电路与系统的技术和方法。掌握了这种基本方法之后，就可以设计极其复杂的硬线(hard—wired)数字逻辑电路与系统，如实时数字信号处理(DSP)电路系统等。因为本书的内容是独立于开发环境的，所以书中并不介绍具体工具的使用，只介绍有关Veri1og HDL建模、仿真、综合以及TOP—DOWN等现代设计思想、技术、方法和需要注意的要点。全书共分为六章，第一章为Verilog HDL设计方法概述；第二章介绍Verilog HDL的基本语法；第三章介绍不同抽象级别的Verilog HDL模型；第四章讲述有限状态机和可综合风格的Verilog HDL；第五章为可综合的Verilog HDL设计实例(简化的RISC—CPU设计简介)；第六章介绍虚拟器件和虚拟接口模块。书中各章都有大量的例题，每章后还附有思考题，可以帮助读者理解书中的基本概念并掌握设计从简单到非常复杂的各种风格模块的技术。本书面向的对象是大学电子类和计算机工程类本科高年级学生和研究生，以及在专用数字电路与系统设计领域工作的工程师们。阅读本书所需的基础知识是数字电子技术基础和C语言编程基础知识。
